daaty 发表于 2018-11-12 17:50
AD9642用FPGA给时钟信号，基本失去了它的高SNR的优势。
正确的方法是时钟器件，例如较早的ad9516或者ad9528等提供一路高质量时钟信号给ad9642（一般LPECL），同时一路同样频率的时钟信号给FPGA。数据信号和DCO一起送给FPGA，如果由于时序导致杂散，调整DCO基本能解决问题（当然FPGA要做时序约束）。DCO是江湖人称的“随路钟 ...
我用的是ICS307-2这个时钟PLL产生的 65M时钟，然后经过巴伦做单端转差分，接到 AD9642上，这个会不会有问题？