从讯息论见解来看，图像行为一个信源，描画信源的数据是讯息量(信源熵)和讯息冗余量之和。讯息冗余量有很多种，如空间冗余、时辰冗余、构造冗余、学问冗余、视觉冗余等，数据压缩骨子上是删除这些冗余量。可见冗余量删除能够删除数据量而不删除信源的讯息量。从数学上讲，图像能够看作一个多维函数，压缩描画这个函数的数据量骨子是删除其干系性。

　　凭据图像讯息的构成元素，H.264采用了帧内预测、帧间预测、运动估值和运动补充、整数变换等形式，以进步对图像的压缩率。此中帧内预测是H.264凭据图像中相邻像素恐怕相通的性子，欺骗相邻像素的干系性，采用新的帧内预测形式，通过目今像素块的左边和上边的像素(已编码重筑的像素)举办预测，只对现实值和预测值的差值举办编码，从而能用较少的比特数来表达帧内编码的像素块讯息；而帧间预测通过多帧参考和更幼运动预测区域等技巧对下一帧举办无误预测，从而删除传输的数据量，告竣下降图像的时域干系性。H.264把运动估值和帧内预测的残差结果从时域变换到频域，运用了似乎于4×4离散余弦变换(DCT)的整数变换，而不是像MPEG-2和MPEG-4那样采用8×8 DCT的浮点数变换。以整数为底子的空间变换具备成就好、策动速(只需加法与移位运算)，反变换历程中不会展示适配题目等便宜，而且联结量化历程，保障了正在16位策动编造中，策动结果有最大精度且不会溢出。4×4的变换块也8×8更能删除块效应和震铃效应。

　　Hi3510是海思公司推出的一款基于H.264 BP算法的视频压缩芯片，该芯片采用ARM+DSP+硬件加快引擎的多核高集成度的SoC构架，具备强壮的视频处分功用。可告竣DVD画质的及时编码机能，能自适合各类搜集境遇，确保画面的分明度和及时性，低码率的H.264编码技能极大删除搜集存储空间，并通过集成DES/3DES加解密硬件引擎确保搜集安笑。Hi3510采用0.13μm工艺、LFBGA400封装，巨细为19×19mm,引脚间距为0.8mm，片内集成了囊括数字视频接口、USB、ETH、I2S、I2C、GPIO、SPI、UART、SDRAM、DDR等接口，餍足各类运用场景的兴办斥地的同时能大大下降了兴办的BOM本钱。

　　Hi3510的管事道理：视频输入单位通过ITU-R BT.601/656接口汲取由VADC输出的数字视频讯息，并通过AHB总线把汲取到的原始图像写入到表存(SDR SDRAM或DDR SDRAM)中;视频编解码器从表存中读取图像,举办运动揣测(帧间预测)、帧内预测、DCT变换、量化、熵编码(CAVLC+Exp-Golomb)、IDCT变换、反量化、运动补充等操作，末了将适宜H.264和说的裸码流和编码重构帧(行为下一帧的参考帧)写入到表存中；视频输出单位从表存中读取图像并通过ITU-R BT.601/656接口送给VDAC举办显示,运用的需求区别，视频输出单位从表存中读取的图像实质也区别,当需求对输入图像举办预览时，视频输出单位从表存中读取原始图像，当需求参观视频编码器的编码成就时，视频输出单位从表存中读取编码重构帧；ARM对视频编码器输出的码流举办和说栈的封装,然后送口发送，以告竣视频点播。

　　如图1所示，该芯片由ARM＋DSP＋视频编解码加快器＋图形引擎缩放器的焦点组成，集成了丰裕的表围接口，并内部集成囊括如数字水印、DES/3DES算法，使得单芯片能适合基乎悉数的管事，下降与其它芯片配合的斥地难度，也撤职厂商对算法等圭表片面的实质举办反复斥地，大大下降了兴办厂商的加初学槛。配合海思区别运用样式的斥地包，能够斥地出PMP、可视电话、搜集监控、PVR、可视对讲等各类产物。

　　行为SoC架构的编解码芯片，Hi3510正在策画时充足研讨到兼容性和运用的轻易性。赞成险些悉数的公司坐褥的系列AD/DA芯片。Hi3510既能够行为独立的编码器管事，也能够行为独立的解码器管事，也能够同时编解码管事，充足研讨到了编解码市集的各类运用景象。Hi3510是一个规范的多运用的单芯片治理计划，大大下降了兴办的BOM构成和本钱。如图2所示为芯片同时编解码的运用。